TSMC před několika dny zahájilo výrobu pomocí 3nm procesu a podle zákulisních informací se těší velmi slušné výtěžnosti. Naopak konkurenční Samsung trápí opačný problém a počet bezvadných čipů je příliš nízký.
Diskuze k článku: Výtěžnost 3nm procesu TSMC je prý okolo 60-80 %, Samsung na zlomku
2.1.2023, Milan Šurkala, aktualita
Samsung je jediná firma ktorá dokáže zvládnuť výrobu GAAFET, nízku výťažnosť mala na začiatku výroby 10% s tým by ale nikdy nespustila hromadnú výrobu straty by boli vysoké, dnes nič také nehrozí, zároveň je to jediná firma ktorá investuje do výroby podľa plánu a nepočíta so znížením produkcie, naopak plánuje rozšíriť výrobu 3nm a plynulo prejsť na 2nm, TSMC je pozadu a zároveň znížili objem investícií do výroby. Stratégia Samsungu je odvážnejšia a rizikovejšia v technologickom svete je to jediná cesta k úspechu, presne taký prístup sa vypomstil Intelu , ale to patrí k podnikaniu.
Odpovědět3 1
Mno, a tedka jeste zjistit pro jak velke chipy ta vyteznost 60-70% respektive 20% plati. Dokud to nevime, tak porovnavame hrusky s jablky.
Odpovědět3 1
Standardně se snad chybovost výrobního procesu uvádá v pravděpodobnosti vzniku chyby na 100mm2 waferu (defect density). Například 7nm/5nm procesy TSMC údajně mají tuto hodnotu <0,1. Pokud by šlo o vyjádřenou výtěžnost podle stejného měřítka odpovídalo by zmíněných 70%+ hustotě chybovosti cca 0,4/100mm2. Což asi u nového procesu není zase tak překvapující a stále to asi umožní výhodně vyrábět se slušnou výtežností malá die (např. 100mm2 SoC pro SF za 50US$). https://isine.com/resources/die-yield-calculator/
Pro stejně velkého 3nm nástupce M1 Max (432mm2) by to bylo již jen cca 23% (cca 29/wafer) bezchybných die. Což se může při údajných 20000 US$/3nm_wafer může zdát moc i na Apple (700US$/SoC), ale na druhou stranu tyto bezchybné die uplatňuje v min. 4000 US$(MacBookPro), 3000US$(MacStudio), či v párech v plných M1 Ultra(5000US$). Takže to asi není, kromě touhy po větší marži a doprodeji předchozích generací, co by ho brzdilo.
Pro stejně velkého 3nm nástupce M1 Max (432mm2) by to bylo již jen cca 23% (cca 29/wafer) bezchybných die. Což se může při údajných 20000 US$/3nm_wafer může zdát moc i na Apple (700US$/SoC), ale na druhou stranu tyto bezchybné die uplatňuje v min. 4000 US$(MacBookPro), 3000US$(MacStudio), či v párech v plných M1 Ultra(5000US$). Takže to asi není, kromě touhy po větší marži a doprodeji předchozích generací, co by ho brzdilo.
Odpovědět6 0
Dekuji za zajimavy odkaz a uvahu. Opet jsem se dozvedel neco noveho.
Bylo by krasne, kdyby se vyrobci ridili Vasim predpokladem a skutecne pouzili stejnou metriku vyteznosti (t.j. vyteznost 100mm2 chipu). Ale na internetu nachazim napriklad mnoho zminek o vyteznosti pro 256Mbit SRAM chip. Tedy chip mensi nez 20mm2. A stejny proces muze mit vyteznost 80% ale take 35% podle toho kterou z uvedenych metrik pouzijeme (vyteznost 20mm2 chipu vs vyteznost 100mm2 chipu).
Take jsem si prohledl video (v anglictine) o vyteznosti: https://www.youtube.com/watch?v=C9MtcvD7Gk8 , a zjistil ze faktoru tam je vice a statisticka aproximace vyteznosti dle plochy je zatizena znatelnymi chybami (napriklad tim, jak hodne je design chipu odolny proti defektum).
A tedy porovnani uverejnenych hodnot vyteznosti bez znalosti metriky (t.j. typu ci alespon plochy vyrabeneho chipu) mi stale pripada naprosto zavadejici.
Bylo by krasne, kdyby se vyrobci ridili Vasim predpokladem a skutecne pouzili stejnou metriku vyteznosti (t.j. vyteznost 100mm2 chipu). Ale na internetu nachazim napriklad mnoho zminek o vyteznosti pro 256Mbit SRAM chip. Tedy chip mensi nez 20mm2. A stejny proces muze mit vyteznost 80% ale take 35% podle toho kterou z uvedenych metrik pouzijeme (vyteznost 20mm2 chipu vs vyteznost 100mm2 chipu).
Take jsem si prohledl video (v anglictine) o vyteznosti: https://www.youtube.com/watch?v=C9MtcvD7Gk8 , a zjistil ze faktoru tam je vice a statisticka aproximace vyteznosti dle plochy je zatizena znatelnymi chybami (napriklad tim, jak hodne je design chipu odolny proti defektum).
A tedy porovnani uverejnenych hodnot vyteznosti bez znalosti metriky (t.j. typu ci alespon plochy vyrabeneho chipu) mi stale pripada naprosto zavadejici.
Odpovědět3 0
Pro uplnost doplnim, ze reaguji pouze na interpretaci vyteznosti na 3nm procesu.
Provnani vyteznosti na 4nm procesu (uvedene v clanku, zmerene pri vyrobe stejneho chipu) prirozene nezpochynuji.
Provnani vyteznosti na 4nm procesu (uvedene v clanku, zmerene pri vyrobe stejneho chipu) prirozene nezpochynuji.
Odpovědět1 0
Nu ano, ono to ASI má nějaký důvod, že od Samsungu utíká každý kdo může.
Odpovědět0 2
Utíkají??
V tom případě tedy nechápu zprávy o tom jak si všechny velké firmy včetně AMD a Nvidie zajišťují výrobu u Samsungu na budoucí roky, pro případ že by Taiwan byl obsazen Čínou.
V tom případě tedy nechápu zprávy o tom jak si všechny velké firmy včetně AMD a Nvidie zajišťují výrobu u Samsungu na budoucí roky, pro případ že by Taiwan byl obsazen Čínou.
Odpovědět3 0
Po tom, co TSMC zabral Intel holt musely přejít na výrazně horšího výrobce.
Odpovědět0 1
Nechápem v čom je Samsung horši? To že ma 3x vačšiu chybovosť, no a čo? Pozri sa na Nvidiu čo vyraba RTX3000 u Samsungu bež problemov obsadila 80% GPU trhu a to su obrovske čipi a bez problemov ich vie vyrobiť desiatky milionov.
Odpovědět5 0
TSMC Intel nezabral. Má vlastní nově budované továrny. Respektive TSMC buduje továrny speciálně pro produkty Intelu, který je zaplatil předem
Odpovědět0 0
Bože, jak někdo může být tak blbej?
Odpovědět0 0
Zajímá Vás tato diskuze? Začněte ji sledovat a když přibude nový komentář, pošleme Vám e-mail.
Nový komentář k článku
Pro přidání komentáře se přihlaste (vpravo nahoře). Pokud nemáte profil, zaregistrujte se pro využívání dalších funkcí.
reklama
reklama
Z dalších serverů
